

AULA:

1. Teoria


Descrivere le principali caratteristiche di un dispositivo FPGA basato sulla tecnologia “*antifuse*”.
Fare un esempio di blocco logico.

AULA:

2. Progetto Sistema Digitale

Il sistema rappresentato in figura realizza il controllo di un automatismo per un cancello elettrico. Il sistema è composto da una MSF, sincrona con il clock **CK**, che controlla due FF D PET attraverso i segnali **CC**, **CO** e **CP**. I segnali **CLS** e **OPN** in uscita dai FF controllano, rispettivamente, la chiusura e l'apertura del cancello: durante tutto il periodo in cui l'uscita CLS (ovvero OPN) assume il valore logico "1", il cancello si muove verso la posizione "chiuso" (ovvero "aperto"). La MSF dispone inoltre di tre ingressi **TEL**, **PC** e **PO**.

E' presente un segnale di **RESET** generale asincrono, attivo basso.



Controllo di un automatismo per cancello elettrico

I segnali **PC** e **PO** al valore logico "1" segnalano, rispettivamente, che il cancello si trova nella posizione "chiuso" o "aperto". Se entrambi i segnali sono al valore logico "0", il cancello si trova in una posizione intermedia.

La linea **TEL**, normalmente allo stato logico "0", è collegata al ricevitore di un telecomando da cui arrivano pacchetti di informazione composti da tre bit, sincroni con il clock e della durata di un ciclo dello stesso. Il primo bit del pacchetto è sempre al valore logico "1" (bit di start), il terzo bit è sempre al valore logico "0" (bit di stop) mentre il secondo bit contiene l'informazione relativa all'azione da effettuare: se questo è al valore logico "1" il cancello deve essere aperto, altrimenti deve essere chiuso. Per semplicità si ignorino eventuali pacchetti ricevuti durante il movimento del cancello.

Al reset del sistema il cancello deve posizionarsi nella posizione "chiuso".

Si richiede di:

1. ricavare il diagramma ASM della macchina a stati di controllo **MSF**
2. completare il diagramma temporale dei segnali significativi, come riportato nel diagramma allegato, che descrive il funzionamento del controllo dopo un reset e supponendo che arrivi un comando di apertura. Si supponga che al reset il cancello si trovi in posizione non nota.
3. scrivere il codice VHDL dei blocchi principali (MSF e FFD) con una descrizione *behavioral* e della top-level entity con una descrizione di tipo *strutturale*.

AULA:

